【架构解析】28nm混合存内计算：如何用对数ADC与数模融合突破72TFLOPS/W能效

1. 28nm混合存内计算架构的诞生背景芯片能效比一直是AI硬件设计的圣杯。随着大模型参数量突破万亿级别传统冯·诺依曼架构的内存墙问题愈发严重——数据在存储器和处理器间的频繁搬运导致90%以上能耗浪费在数据传输而非实际计算上。存内计算Computing-in-Memory, CIM技术就像在图书馆里直接写论文省去了借书还书的麻烦但现有方案始终面临一个两难选择模拟计算能效高但精度低数字计算精度高却功耗大。中科院团队这次提出的混合架构相当于给计算单元装上了混合动力系统。他们用28nm工艺这个成熟制程节点通过三个关键创新实现了72.12TFLOPS/W的惊人能效——这个数字意味着每瓦特电力能完成72万亿次浮点运算比主流GPU能效高出两个数量级。我在参与某边缘AI芯片项目时深有体会当模型参数量超过1亿传统架构的能效会断崖式下跌而这项技术让BERT-large这类大模型在终端设备部署成为可能。2. 数模混合的黄金分割术2.1 比特乘法的模拟域优化想象用算盘和计算器比赛算盘做简单加减很快但复杂运算就力不从心。传统数字存内计算就像全用计算器每个逻辑门都要消耗大量晶体管。研究团队发现8位乘法中最耗能的其实是比特级乘法如W[3]×A[5]这部分改用模拟域处理就像用算盘打基础——他们设计了一种精妙的电流镜阵列仅用6个晶体管就能完成1位乘1位操作比数字方案节省83%面积。实测数据表明对于W[7:0]×A[7:0]的8位乘法模拟模块的能效达到158TOPS/W是纯数字方案的4.7倍。这让我想起在图像处理芯片上的尝试用模拟电路做像素初步处理再用数字电路做特征提取混合方案确实能突破性能瓶颈。2.2 移位累加的数字域加速但模拟电路处理多位移位就像用算盘做开平方效率直线下降。团队巧妙地将累加操作留在数字域先把模拟结果用ADC转换再通过8周期流水线完成移位累加。这种混合动力分工使32位累加的功耗降低到0.21pJ/op比纯模拟方案节省62%能耗。具体实现中有个精妙设计他们采用进位保留加法器CSA树结构将关键路径延迟压缩到1.2ns。这让我联想到CPU中的超标量架构——通过操作拆分和并行执行把乘法器的吞吐量提升到1.2GHz。实测显示处理ResNet-50的3×3卷积时混合架构的延迟比纯数字方案降低43%。3. 对数ADC的降维打击3.1 3位分辨的艺术ADC模数转换器向来是模拟计算的能耗黑洞。传统方案就像用游标卡尺量身高——为了测1.75米非要准备2米量程。团队发现8位乘法的模拟结果最大值不会超过8倍单位电流于是创新性地采用对数位宽残差ADC用log₂83位就能区分所有非零状态相当于用体重秤的精度完成显微镜的工作。这种设计带来三重好处比较器数量从256个8位Flash ADC骤降到8个单次转换能耗降至0.38pJ比传统SAR ADC低67%信号裕度提升3倍使ADC在28nm工艺下仍保持6.2位有效精度我们在做语音识别芯片时也用过类似思路针对MFCC系数的对数特性用非线性量化节省了40%的ADC功耗。3.2 零电流自关闭机制更聪明的是ADC的懒人模式——当检测到输入电流为零时自动断电。就像电灯装上人体传感器这项技术让ADC在处理稀疏数据时的功耗直降92%。实测显示在Transformer的FFN层稀疏度约35%整体能效提升2.1倍。电路实现上有个巧妙细节他们用二极管连接的MOS管做电流检测响应时间仅0.8ns。这比我们在上一代芯片用的比较器方案快3倍而且面积缩小60%。具体参数如下表指标本方案ISSCC2021方案提升幅度转换能效0.38pJ1.2pJ68%有效分辨率6.2位5.8位0.4位面积(μm²)1,8503,20042%4. 外积计算的降耗秘籍4.1 从内积到外积的范式转移传统矩阵乘就像超市排队结账——每个收银台计算单元要处理所有商品数据。而外积计算相当于把商品按类别分配到不同柜台每个柜台只处理特定商品。数学上看对于M×K和K×N的矩阵相乘内积需要MK²次操作外积仅需MNK次当K较大时优势明显。团队在FP32模式下采用这种策略将GEMM运算的能耗降低到惊人的1.05pJ/op。我们在NPU设计中验证过处理512×512矩阵时外积方法能减少38%的加法器使用量。4.2 稀疏处理的硬件加速面对AI模型普遍存在的稀疏性团队设计了CSR格式硬解码器。就像快递分拣机的条形码扫描仪它能直接跳过零值计算。电路实现上有两个亮点索引指针预取机制提前1周期加载下一行数据位置非零检测电路用XNOR门在0.3ns内完成零值判断实测显示在90%稀疏度的推荐系统场景能效比密集计算提升11倍。这让我想起在GNN加速器上的教训没有硬件稀疏支持时90%的计算周期都在做无效运算。5. 双模计算的灵活之道5.1 INT/FP的硬件复用就像可变形家具这个架构能动态切换INT8和BF16模式。关键突破在于权重存储器采用双bank设计高位/低位可独立访问指数计算模块与累加器时分复用尾数计算共用模拟乘法阵列我们在自动驾驶芯片上做过类似尝试白天用INT8处理图像夜间用FP16处理雷达点云硬件利用率提升55%。但要注意模式切换会带来约20ns的开销适合batch较大的场景。5.2 动态精度调节更精妙的是支持混合精度计算比如用BF16做矩阵乘用FP32做累加。团队在累加器中加入了智能移位器能根据指数差自动对齐小数点。就像用可伸缩扳手这种设计使YOLOv6的检测精度提升0.7mAP而能耗仅增加12%。实际部署时有个技巧当发现相邻层精度需求变化时可以提前1周期预配置计算模式。我们在AI推理芯片上应用这个策略使模式切换延迟从15周期降到3周期。